[发明专利]可重配置处理器和半导体器件无效
| 申请号： | 200510001829.4 | 申请日： | 2005-01-13 |
| 公开（公告）号： | CN1716229A | 公开（公告）日： | 2006-01-04 |
| 发明（设计）人： | 笠间一郎 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种精细控制操作而不会对其他功能施加影响的可重配置处理器。寄存器组经由选择器连接到ALU的输入端口。在定序器的控制下，输入到ALU的数据被保持在选择器所选择的寄存器中。例如，假定一个寄存器被选择用于执行应用。为了将此应用切换到下一应用，在应用终止之后，选择器根据来自定序器的指令将寄存器切换到要被使用的另一寄存器。在这种情况下，在应用正被执行时所输入的数据继续留在寄存器中，从而下一应用可以被立刻执行而无需在应用终止之后导出数据。 | ||
| 搜索关键词： | 配置 处理器 半导体器件 | ||
【主权项】：
1.一种具有算术逻辑单元组和定序器的可重配置处理器，其中所述算术逻辑单元组包含多个算术逻辑单元，所述定序器用于控制所述算术逻辑单元组的操作，所述处理器包括：寄存器组，所述寄存器组位于所述多个算术逻辑单元的输入端口与数据被从其输入到所述多个算术逻辑单元的前级之间，并且每个所述寄存器组包含多个寄存器，用于保持从所述前级输入到所述多个算术逻辑单元的数据；和选择器，所述选择器用于根据来自所述定序器的指令，从所述寄存器组选择要被连接到所述多个算术逻辑单元的寄存器，并且用于将所述被选择的寄存器连接到所述多个算术逻辑单元的所述输入端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510001829.4/，转载请声明来源钻瓜专利网。
