[发明专利]非易失性半导体存储器有效
| 申请号： | 200480043788.9 | 申请日： | 2004-08-16 |
| 公开（公告）号： | CN101002278A | 公开（公告）日： | 2007-07-18 |
| 发明（设计）人： | 饭冈修 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;H01L27/10 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 当不同的字线被顺次访问时，字译码器为了并行执行访问操作而使字线的激活期间的一部分相互重叠。即，非易失性半导体存储器可进行并行执行访问操作的管线处理。与非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同。因此，即使在为了并行执行多个读出操作而激活多条字线时，也可使存储单元电流只在所述非易失性存储单元的漏极－源极间流动。从而，在具有并行执行多个读出操作的管线功能的非易失性半导体存储器中，可执行顺次访问任意非易失性存储单元的随机访问。 | ||
| 搜索关键词： | 非易失性 半导体 存储器 | ||
【主权项】：
1.一种非易失性半导体存储器，其特征在于，包括：被配置成矩阵状的多个非易失性存储单元；与所述非易失性存储单元的栅极连接的多条字线；与所述非易失性存储单元的漏极连接的多条位线；与所述非易失性存储单元的源极连接的多条源极线；以及字译码器，根据地址信号来激活所述字线，并且在不同的字线被顺次访问时，为了并行执行访问操作而使字线的激活期间的一部分相互重叠；其中，与所述非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480043788.9/，转载请声明来源钻瓜专利网。
- 上一篇：文件删除方法和文件打开方法
- 下一篇：基于肽的化合物
