[发明专利]同步的RAM存储电路无效
| 申请号： | 200480027947.6 | 申请日： | 2004-09-21 |
| 公开（公告）号： | CN1856835A | 公开（公告）日： | 2006-11-01 |
| 发明（设计）人： | A·雅各布斯 | 申请（专利权）人： | 英飞凌科技股份公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C11/4093;G06F13/42 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 卢江;魏军 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种RAM存储电路，其包括：多个可被选择性地寻址的存储单元；用于接收和发送数据的数据连接端子；用于接收用于选择存储单元的地址信息的地址输入端；用于接收命令的命令输入端；用于接收系统时钟信号的时钟输入端；存取控制装置，其响应所述地址信息和已接收的命令，以便在系统时钟信号的控制下将所接收的数据写入到利用所述地址信息所选择的存储单元或者从利用所述地址信息所选择的存储单元中读取要发送的数据；用于利用接收选通信号来对所接收的数据进行采样的接收采样电路；用于利用发送选通信号来对要发送的数据进行采样的发送采样电路；发送选通信号产生装置，其在通过所接收的系统时钟信号来进行同步的情况下产生发送选通信号。本发明提供一种接收选通信号产生装置，其在通过所接收的系统时钟信号来进行同步的情况下在内部产生接收选通信号。 | ||
| 搜索关键词： | 同步 ram 存储 电路 | ||
【主权项】：
1.一种RAM存储电路(220；320)，包括：多个可被选择性地寻址的存储单元(26)；用于接收和发送数据(DAT′，DAT)的数据连接端子(D)；用于接收用于选择存储单元的地址信息(ADR)的地址输入端(A)；用于接收命令的命令输入端(B)；用于接收系统时钟信号(CLK)的时钟输入端(C)；存取控制装置(25)，其响应所述地址信息和已接收的命令，以便在所述系统时钟信号的控制下将所接收的数据写入到已利用所述地址信息选择的存储单元或者从所述存储单元中读取要发送的数据；用于利用接收选通信号(ESS)来对所接收的数据进行采样的接收采样电路(DE)；用于利用发送选通信号(SSS)来对要发送的数据进行采样的发送采样电路(DS)；发送选通信号产生装置(TG)，其在通过所接收的系统时钟信号来进行同步的情况下产生发送选通信号；其特征在于，接收选通信号产生装置(TG)，所述接收选通信号产生装置(TG)在通过所接收的系统时钟信号(cLK)来进行同步的情况下在内部产生接收选通信号(ESS)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份公司，未经英飞凌科技股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480027947.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种活性复合染料
- 下一篇：细胞外Hsp90的抑制剂
