[发明专利]循环器链存储器命令和地址总线拓扑

摘要

本发明的实施例提供一种存储器命令和地址(CA)总线体系结构，它可适应更高的CA数据输出频率，而且信号降级减小。对于本发明的一个实施例，CA信号被路由到双DIMM/通道存储器总线设计的两个双列直插存储模块(DIMM)中第一个。然后CA信号被分为若干分量，其中各CA信号分量通过第一DIMM上的一组动态随机存取存储器(DRAM)芯片顺序路由。然后CA信号分量被重组并路由到第二DIMM。重组的CA信号则再次分为若干分量，其中各CA信号分量通过第一DIMM上的一组动态随机存取存储器(DRAM)芯片顺序路由，然后CA信号分量被重组。在一个实施例中，在通过各DRAM进行路由之后，CA信号端接于DIMM。

主权项

1.一种存储系统体系结构，包括：存储控制器；多个存储模块，各存储模块包含多个存储器芯片；命令和地址总线，把所述存储控制器耦合到所述多个存储模块中的每一个，使得从所述存储控制器传播到所述存储器芯片之一的命令和地址信号顺序传播到所述多个存储模块中的每一个，所述命令和地址信号在各存储模块上被分为两个或两个以上分量，各分量对应于相应存储模块的存储器芯片组，各分量顺序传播到对应的存储器芯片组中的每个存储器芯片。