[发明专利]在低温及减小的沉积速率下形成TEOS盖层的方法有效
| 申请号： | 200480024861.8 | 申请日： | 2004-07-06 |
| 公开（公告）号： | CN1846297A | 公开（公告）日： | 2006-10-11 |
| 发明（设计）人： | H·吕尔克;K·许伊;K·罗梅罗 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033;H01L21/308;H01L21/314;H01L21/316;C23C16/40;C23C14/06 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊;程伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种用于碳硬掩模层的二氧化硅盖层的形成方法，以用于图案化具有50纳米及更小的临界尺寸的多晶硅层特征。为此目的，使用低温等离子体增强CVD过程，其中保持低沉积速率以改善层厚度的可控制性，从而改善二氧化硅层的光学特性。 | ||
| 搜索关键词： | 低温 减小 沉积 速率 形成 teos 盖层 方法 | ||
【主权项】：
1.一种形成二氧化硅盖层的方法，所述方法包括：在衬底(201)上形成非晶碳层(205)；以及在等离子体气氛(220)中，在约370℃或以下的温度，从TEOS沉积二氧化硅(206)于所述非晶碳层(205)上，以形成厚度约在5至50纳米范围内的所述盖层(206)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480024861.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种灵芝的工业化栽培方法
- 下一篇：一种毛条、腈纶、锦纶交织绒线的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
