[发明专利]集成电路的处理级内的系统和随机差错检测及恢复

摘要

集成电路包括多个处理级，其中每个包括处理逻辑(1014)、不延迟信号捕捉元件(1016)、延迟信号捕捉元件(1018)以及比较器(1024)。不延迟信号捕捉元件(1016)在不延迟捕捉时间捕捉来自处理逻辑(1014)的输出。在稍后的延迟捕捉时间，延迟信号捕捉元件(1018)也捕捉来自处理逻辑(1014)的值。检错电路(1026)和纠错电路(1028)检测及纠正延迟值中的随机差错，并向比较器(1024)提供差错校验延迟值。比较器(1024)比较差错校验延迟值与不延迟值，如果它们不相等，则这表明不延迟值被过快捕捉并且应由差错校验延迟值来取代。不延迟值在其捕捉之后立即被传递给后续处理级，以及差错恢复机制相应地用来抑制已经由后续处理级进行的错误处理，例如选通时钟以及在重启时钟之前允许正确信号值经过后续处理逻辑。诸如时钟频率、工作电压、体偏压、温度等集成电路工作参数经过调整，从而以提高整体性能的方式来保持有限非零差错率。

主权项

1.一种用于执行数据处理的集成电路，所述集成电路包括：多个处理级，提供来自至少一个处理级的处理级输出信号作为后续处理级的处理级输入信号，其中所述至少一个处理级包括：处理逻辑，可用于对至少一个编码输入值执行处理操作，从而产生处理逻辑输出信号，所述编码输入值是纠错码已经应用到其中的输入值；不延迟信号捕捉元件，可用于在不延迟捕捉时间捕捉所述处理逻辑输出信号的不延迟值，所述不延迟值在所述不延迟捕捉时间之后作为所述处理级输出信号被提供给所述后续处理级；延迟信号捕捉元件，可用于在迟于所述不延迟捕捉时间的延迟捕捉时间捕捉所述处理逻辑输出信号的延迟值；纠错逻辑，可用于检测所述处理逻辑输出信号的所述延迟值中的随机差错的出现，从而确定所述检测的随机差错是否可利用所述纠错码纠正，并且或者产生差错校验延迟值或者表明所述检测的随机差错不可纠正；比较器，可用于将所述不延迟值与所述差错校验延迟值比较，以便检测所述处理逻辑输出信号在所述不延迟捕捉时间之后的时间的变化，所述变化表明使所述处理逻辑因此在所述不延迟捕捉时间未完成所述处理操作的系统差错，或者表明所述不延迟值中的随机差错；以及差错修复逻辑，可用于在所述比较器检测到所述处理逻辑输出信号的所述变化时执行差错修复操作，通过在后续处理级中用所述差错校验延迟值替代所述不延迟值，或者如果所述纠错逻辑表明所述检测的随机差错不可纠正，则通过发起所述处理操作和后续处理级的处理操作的重复，来抑制所述不延迟值的使用。