[发明专利]半导体器件的制造方法无效
申请号: | 200410088589.1 | 申请日: | 2004-11-05 |
公开(公告)号: | CN1614764A | 公开(公告)日: | 2005-05-11 |
发明(设计)人: | 野口纯司;青木英雄;堀田尚二;大岛隆文 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311;H01L21/3213 |
代理公司: | 北京市金杜律师事务所 | 代理人: | 季向冈 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种半导体器件的制造方法,在形成布线沟之前形成通路孔的双金属镶嵌工序中,防止在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用氧化铝掩模的情况下会产生的通路孔的形状不良。在中间隔着顶盖绝缘膜(31)地在由低介电常数的SiOC膜构成的层间绝缘膜(30)的上部形成了氧化铝掩模(32a)后,以光致抗蚀剂膜为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30),由此形成通路孔(37)。其次,在除去了光致抗蚀剂膜之后,使用稀氟酸清洗液清洗通路孔(37)的内部,除去氧化铝残渣。然后,以氧化铝掩模(32a)为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30),由此形成布线沟。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,包括以下的步骤:(a)在形成了导电层的半导体衬底上形成以SiOC膜为主体的层间绝缘膜后,在上述层间绝缘膜上形成进行了布线沟形成区域的开口的氧化铝掩模的步骤;(b)在上述(a)步骤之后,用以光致抗蚀剂膜为掩模的干法刻蚀在上述导电层的上部的上述层间绝缘膜上形成通路孔的步骤;(c)在除去了上述光致抗蚀剂膜之后,用氟酸清洗上述通路孔的内部的步骤;(d)在上述(c)步骤之后,用以上述氧化铝掩模为掩模的干法刻蚀在上述层间绝缘膜上形成布线沟的步骤;(e)在上述(d)步骤之后,除去上述氧化铝掩模的步骤;(f)在上述(e)步骤之后,在上述通路孔和上述布线沟的内部形成由以铜为主体的导电膜构成的布线,由此把上述布线和上述导电层电连接起来的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410088589.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造