[发明专利]半导体集成电路器件的制造方法有效
| 申请号: | 200410086605.3 | 申请日: | 2004-10-29 |
| 公开(公告)号: | CN1612322A | 公开(公告)日: | 2005-05-04 |
| 发明(设计)人: | 冈元正芳;长谷川义昭;本山康博;松本秀幸;寄崎真吾;长谷部昭男;柴田隆嗣;成塚康则;薮下明;真岛敏幸 | 申请(专利权)人: | 株式会社瑞萨科技 |
| 主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/768;H01L21/28;H01L21/60;H01L21/66 |
| 代理公司: | 北京市金杜律师事务所 | 代理人: | 王茂华 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 提供了一种技术,该技术允许电测试具有以窄间距布置的测试焊盘的半导体集成电路器件。棱锥体或梯形棱锥体形状的探针由通过连续地层叠铑膜和镍膜形成的金属膜形成。通过互连和金属膜之间的聚酰亚胺膜中形成的通孔,互连电连接到金属膜。通过旋转配备有其他探针和通孔的其他金属膜的平面图形获得配备有一个探针和通孔的金属膜之一的平面图形。 | ||
| 搜索关键词: | 半导体 集成电路 器件 制造 方法 | ||
【主权项】:
1.一种半导体集成电路器件的制造方法,包括以下步骤:(a)制备分为多个芯片区的半导体晶片,每个所述芯片区具有在其上方形成的半导体集成电路,以及具有形成在所述晶片的主表面上方、将电连接到所述半导体集成电路的多个第一电极;(b)制备包括布线衬底的第一卡,该布线衬底具有在其上方形成的第一互连;第一薄片,具有将与所述第一电极接触的多个接触端子和将电连接到该接触端子的第二互连,所述第二互连电连接到所述第一互连,以及所述接触端子的尖端部分固定到所述布线衬底,以便与所述半导体晶片的所述主表面相对;以及用于从所述第一薄片的后表面挤压其中形成了所述接触端子的所述第一薄片的区域的挤压机构;以及(c)通过使所述接触端子的所述尖端部分与所述第一电极接触,执行所述半导体集成电路的电测试,其中所述接触端子的每个所述尖端部分布置在所述第一薄片的所述主表面上方,以便与所述第一电极的相应电极相对,以及其中所述第一电极布置在沿每个所述芯片区周边的多个行中,以及第一行中包括的所述第一电极和第二行中包括的所述第一电极交替地布置在沿每个所述芯片区所述周边的方向中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410086605.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





