[发明专利]接触孔的形成方法和半导体器件的制造方法无效
| 申请号： | 200410083750.6 | 申请日： | 2004-10-14 |
| 公开（公告）号： | CN1607649A | 公开（公告）日： | 2005-04-20 |
| 发明（设计）人： | 小林祐二 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/30 | 分类号： | H01L21/30;H01L21/28;H01L21/44 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 段承恩;田欣 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用以规定的间隔2维状地配置有掩模图形的第1光掩模使在半导体基板上边形成的抗蚀剂膜曝光，对上述抗蚀剂膜进行显影处理，在上述抗蚀剂膜上形成与上述掩模图形对应的接触孔图形，缩小在上述抗蚀剂膜上形成的上述接触孔图形的开口尺寸，采用使用已形成了规定的图形的第2光掩模使上述抗蚀剂膜曝光的办法，使作为与上述规定的图形对应的上述抗蚀剂膜的部分的第1抗蚀剂膜的熔化开始温度设定得比上述第1抗蚀剂膜以外的第2抗蚀剂膜的熔化开始温度相对地高，采用在上述第2抗蚀剂膜的熔化开始温度或其以上而且在不到上述第1抗蚀剂膜的熔化开始温度的温度对上述半导体基板进行加热处理的办法，使上述第2抗蚀剂膜熔化，消灭在上述第2抗蚀剂膜上形成的上述接触孔图形。 | ||
| 搜索关键词： | 接触 形成 方法 半导体器件 制造 | ||
【主权项】：
1.一种接触孔的形成方法，用以规定的间隔2维状地配置有掩模图形的第1光掩模使在半导体基板上形成的抗蚀剂膜曝光，对上述抗蚀剂膜进行显影处理，在上述抗蚀剂膜上形成与上述掩模图形对应的接触孔图形，缩小在上述抗蚀剂膜上形成的上述接触孔图形的开口尺寸，采用使用已形成了规定的图形的第2光掩模使上述抗蚀剂膜曝光的办法，使作为与上述规定的图形对应的上述抗蚀剂膜的部分的第1抗蚀剂膜的熔化开始温度设定得比上述第1抗蚀剂膜以外的第2抗蚀剂膜的熔化开始温度相对地高，采用在上述第2抗蚀剂膜的熔化开始温度或其以上而且在不到上述第1抗蚀剂膜的熔化开始温度的温度对上述半导体基板进行加热处理的办法，使上述第2抗蚀剂膜熔化，消灭在上述第2抗蚀剂膜上形成的上述接触孔图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410083750.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
