[发明专利]带式电路衬底及使用该衬底的半导体芯片封装

摘要

提供了一种带式电路衬底，该衬底包括由绝缘材料制成的基薄膜和形成在该基薄膜上并含有第一引线和第二引线的连线图案层，其中第一引线连接到靠近半导体芯片的外围排列的电极焊盘，第二引线连接到靠近半导体芯片的中心排列的电极焊盘。提供了一种半导体芯片封装，其包括通过芯片凸起电键合到所述带式电路衬底的半导体芯片。在这种情况下，每根引线被构造为使得其键合到电极焊盘的末端的宽度大于其本体部分的宽度。根据本发明，由于在引线和电极焊盘之间的间距能够更窄，因而能够实现细距半导体器件。

主权项

1.一种带式电路衬底，包括：一由绝缘材料制成的基薄膜；以及一形成在该基薄膜上并包括第一引线和第二引线的连线图案层，所述第一引线连接到靠近一半导体芯片的外围排列的电极焊盘，所述第二引线连接到靠近该半导体芯片的中心排列的电极焊盘，其中每根所述第一和第二引线被构造为使得其将键合到相应的电极焊盘的末端的宽度大于其本体部分的宽度。