[发明专利]对准标记的形成方法无效
| 申请号： | 200410075281.3 | 申请日： | 2004-09-24 |
| 公开（公告）号： | CN1601698A | 公开（公告）日： | 2005-03-30 |
| 发明（设计）人： | 飞冈晃洋;玉田尚久 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;G03F7/20;G03F9/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张天安;杨松龄 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的对准标记形成方法能抑制对准标记占有区域的增加、同时能减小由于检测到形成在下层的对准标记而引起的影响。该方法中，第一工序形成槽沟(31)、构成对准标记。第二工序形成槽沟(32)、将金属埋入到槽沟(31、32)中。在对标记的位置进行检测时、由于埋入金属的槽沟(32)的影响而使槽沟(31)的位置没被检测到。第三工序形成与槽沟(31)形状相同的槽沟(33)。第四工序形成槽沟(34)，将金属埋入到槽沟(33、34)中。在检测标记时，由于埋入金属的槽沟(34)的影响而使槽沟(32)的位置没被检测到。此后，随着叠层数增加、反复进行第三、第四工序。 | ||
| 搜索关键词： | 对准 标记 形成 方法 | ||
【主权项】：
1.一种对准标记的形成方法，其特征在于，包括以下工序：(a)在绝缘层中并行地形成第1图形和第1对准标记的工序，(b)在上述工序(a)之后、在上述绝缘层中并行地形成第2图形和第2对准标记的工序；上述第2对准标记在上述绝缘层中于第1规定的位置上覆盖上述第1对准标记。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410075281.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
