[发明专利]制造半导体器件的方法无效

专利信息
申请号: 200410074890.7 申请日: 2004-08-30
公开(公告)号: CN1614763A 公开(公告)日: 2005-05-11
发明(设计)人: 郑哲谟;金兑京 申请(专利权)人: 海力士半导体有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L21/3205;H01L21/28;H01L21/8239
代理公司: 北京市柳沈律师事务所 代理人: 李晓舒;魏晓刚
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭示一种制造半导体器件的方法,包括:提供其上形成单元串及其中形成多个导电区的半导体衬底;在半导体衬底上形成第一层间绝缘薄膜及第一蚀刻阻挡薄膜;通过曝露形成于半导体衬底内的多个导电区形成多个接触孔;将金属材料填充到接触孔内并形成多个接触插塞;在所得结构上形成第二层间绝缘薄膜、第二蚀刻阻挡薄膜及第三层间绝缘薄膜;形成穿过第三层间绝缘薄膜、第二蚀刻阻挡薄膜及第二层间绝缘薄膜并与接触插塞相接触的多个金属线图案;在包括多个金属线图案的所得结构上形成第四层间绝缘薄膜;通过将第四层间绝缘薄膜图案化形成多个金属线接触孔;及通过将金属材料填充在金属线接触孔内来在多个金属线接触孔内形成多个金属线接触插塞。
搜索关键词: 制造 半导体器件 方法
【主权项】:
1.一种制造半导体器件的方法,其包括以下步骤:提供一在其上形成单元串及在其中形成多个导电区的半导体衬底;按顺序在该半导体衬底上形成一第一层间绝缘薄膜及一第一蚀刻阻挡薄膜;通过曝露形成于该半导体衬底中的所述多个导电区来形成多个接触孔,其中由于形成该些接触孔的该工艺而导致该些导电区的杂质浓度降低;将一金属材料填充在该些接触孔内并形成多个接触插塞;按顺序在包括该些接触插塞的所得结构上形成一第二层间绝缘薄膜、一第二蚀刻阻挡薄膜及一第三层间绝缘薄膜;形成多个金属线图案,其中该些金属线图案穿过该第三层间绝缘薄膜、该第二蚀刻阻挡薄膜及该第二层间绝缘薄膜且与该些接触插塞相接触;在包括所述多个金属线图案的所得结构上形成一第四层间绝缘薄膜;通过将该第四层间绝缘薄膜图案化来形成多个金属线接触孔;及通过将一金属材料填充在该些金属线接触孔内来在所述多个金属线接触孔中形成多个金属线接触插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410074890.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top