[发明专利]多字乘法－累加电路和蒙哥马利模乘法－累加电路有效
| 申请号： | 200410058173.5 | 申请日： | 2004-08-13 |
| 公开（公告）号： | CN1648853A | 公开（公告）日： | 2005-08-03 |
| 发明（设计）人： | 向田健二;武仲正彦;鸟居直哉;柳井升一 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52;G06F7/72 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种适用于使用单口存储器的多字乘法－累加电路和蒙哥马利模乘法－累加电路。该电路由乘法－累加(MAC)运算器和周边的寄存器组成。该MAC运算器具有位宽不同的被乘数和乘数输入端口，以计算从存储器读出的多字数据的乘积的和。寄存器用作要被提供给MAC运算器的单独的输入端口的多字数据的缓冲存储装置。对在每个时钟周期中被提供给MAC运算器的数据量被调节，使得由MAC运算器在一个时钟周期中所消耗和产生的数据总量将等于或小于存储器在一个时钟周期中所能传输的最大数据量。该特征使得能够使用带宽有限的单口存储器，而不会对MAC运算器的使用效率造成负面影响。 | ||
| 搜索关键词： | 多字 乘法 累加 电路 马利 | ||
【主权项】：
1.一种对每个被提供为多字数据的给定输入值进行乘法-累加运算的多字乘法-累加电路，包括：为多个多字数据提供存储的存储器；乘法-累加运算器，所述乘法-累加运算器具有位宽不同的被乘数和乘数输入端口，以计算从所述存储器读出的所述多字数据的乘积的和；和用于将所述多字数据提供给所述乘法-累加运算器的多个寄存器，其中，在每个时钟周期中所提供的数据量被调节，使得由所述乘法-累加运算器在一个时钟周期中所消耗和产生的数据总量将等于或小于所述存储器在一个时钟周期中所能传输的最大数据量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410058173.5/，转载请声明来源钻瓜专利网。
- 上一篇：光调制元件保持体、光学装置以及投影机
- 下一篇：器件封装及其制造和测试方法
