[发明专利]非易失性半导体存储器件

摘要

本发明有关非易失性半导体存储器件，具体为在存储单元中，NMOS晶体管的基板接触区及PMOS晶体管的阱接触区沿与浮栅垂直的方向配置，单元阵列是这样构成，它沿列方向(X)交替地配置存储单元和与所述存储单元线对称配置的存储单元，构成子阵列，再沿行方向(Y)平行配置或线对称配置沿列方向(X)配置的所述子阵列。由此，能在相邻的存储单元间公用基板接触区、阱接触区及PMOS晶体管的扩散区，所以单元阵列的面积可望减小。

主权项

1.一种非易失性半导体存储器件，其特征在于，包括沿行方向(Y)及列方向(X)配置存储单元的单元阵列，所述存储单元由形成于第一导电型的半导体基板并具有第二导电型的通电区及栅极电极的第一MOS晶体管、具有设置在所述半导体基板上并起到作为控制栅极作用的第二导电型的阱及设在所述的阱上的所述第一导电型的通电区以及栅极电极的第二MOS晶体管、及公共连接所述第一MOS晶体管的栅极电极与所述第二MOS晶体管的栅极电极的浮栅等构成，通过将规定电压加在所述第一MOS晶体管及第二MOS晶体管的各端子上，能对流向所述浮栅的载流子进行写入、读出、删除动作，所述单元阵列沿与所述浮栅的长度方向分别垂直的方向，配置将电位赋予所述半导体基板及第二MOS晶体管的所述阱的阱接触区。