[发明专利]掩埋布线的形成方法及半导体器件

摘要

本发明公开了一种掩埋布线的形成方法及半导体器件，提供一种抑制发生布线不良、能够形成可靠性高的铜布线的掩埋布线的形成方法以及利用该形成方法而制造的半导体器件。在形成了沟槽的绝缘膜(10)上依次淀积氮化钽膜(11)、铜膜(12)，再利用对铜的研磨速率远远大于对氮化钽的研磨速率且含有足够的铜保护膜形成剂的浆液进行第一化学机械研磨。于是，沟槽内的铜膜的上面位置便与氮化钽膜的上面位置一样高。接着，再在对铜的研磨速率大于或等于对氮化钽的研磨速率的条件下进行第二化学机械研磨而形成铜布线(13)。通过根据铜膜的上面位置适当地改变第二化学机械研磨的条件，第二化学机械研磨后的铜膜的上面位置便与绝缘膜的上面位置一样高或者比它低，从而能减少布线不良的产生。

主权项

1.一种掩埋布线的形成方法，其特征在于：包括在设在衬底上、形成有沟槽的绝缘膜上或者其上方形成阻挡金属膜以后，再在所述阻挡金属膜上淀积布线主要材料的步骤(a)，以所述阻挡金属膜为止挡膜对所述布线主要材料进行化学机械研磨的步骤(b)，以及在所述步骤(b)后，至少对所述阻挡金属膜进行化学机械研磨而形成包含覆盖所述沟槽内的阻挡金属与所述布线主要材料的掩埋布线的步骤(c)；根据所述步骤(b)结束之际的所述布线主要材料的上面位置改变所述步骤(c)的化学机械研磨的条件。