[发明专利]制造纳米级阻抗交叉点型存储器阵列和器件的方法有效
| 申请号： | 200410039794.9 | 申请日： | 2004-03-17 |
| 公开（公告）号： | CN1571140A | 公开（公告）日： | 2005-01-26 |
| 发明（设计）人： | 许胜藤;庄维佛;潘威;张风燕 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L27/10;G11C11/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 郭煜;庞立志 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 制造纳米级阻抗交叉点型存储器阵列的方法包括：准备硅基底；在该基底上沉积氧化硅直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在沟槽内沉积第1连接线；在沟槽内在该第1连接线之上沉积存储器阻抗层；在沟槽内在存储器阻抗层之上沉积第2连接线；然后完成存储器阵列。交叉点型存储器阵列，包括：硅基底；在该硅基底上形成的第1连接线；在该第1连接线上形成的特大磁阻层；在一部分该特大磁阻层上形成的氮化硅层；以及与该氮化硅层相邻而在该特大磁阻层上形成的第2连接线。 | ||
| 搜索关键词： | 制造 纳米 阻抗 交叉点 存储器 阵列 器件 方法 | ||
【主权项】：
1.一种方法，是制造纳米级阻抗交叉点型存储器阵列的方法，该方法包括：准备硅基底；在该基底上沉积氧化硅直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在该沟槽内沉积第1连接线；在该沟槽内在该第1连接线之上沉积存储器阻抗层；在该沟槽内在该存储器阻抗层之上沉积第2连接线；然后完成该存储器阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410039794.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
