[发明专利]一种降低大规模集成电路中电路功耗的方法无效
| 申请号： | 200410038009.8 | 申请日： | 2004-05-14 |
| 公开（公告）号： | CN1571279A | 公开（公告）日： | 2005-01-26 |
| 发明（设计）人： | 杨华中;汪玉;罗嵘;汪蕙 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H03K19/0948 | 分类号： | H03K19/0948 |
| 代理公司： | 北京清亦华知识产权代理事务所 | 代理人： | 罗文群 |
| 地址： | 1000*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。 | ||
| 搜索关键词： | 一种 降低 大规模集成电路 电路 功耗 方法 | ||
【主权项】：
1、一种降低大规模集成电路中电路功耗的方法，其特征在于该方法包括以下步骤：(1)将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；(2)根据上述计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；(3)用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410038009.8/，转载请声明来源钻瓜专利网。
- 上一篇：镀银纤维织物的制备方法
- 下一篇：一种地氯雷他定分散片及其制备方法
