[发明专利]双镶嵌工艺中两阶段去除介层洞光阻的方法有效
| 申请号: | 200410037530.X | 申请日: | 2004-04-28 |
| 公开(公告)号: | CN1691306A | 公开(公告)日: | 2005-11-02 |
| 发明(设计)人: | 吴至宁;连文良;李忠儒;李美龄 | 申请(专利权)人: | 联华电子股份有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/30 |
| 代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 黄健 |
| 地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明涉及一种双镶嵌工艺中两阶段去除介层洞光阻的方法,可以避免导线沟渠变形。首先,第一步骤中以惰性气体(如氦气、氩气、氮气等)/四氟甲烷(CF4)等离子体对介层洞光阻进行反应时间小于20秒的短时间接触。然后,在第二步骤中以还原性气体等离子体去除剩余的介层洞光阻,可避免对含碳量较高的低介电常数材料构成伤害。 | ||
| 搜索关键词: | 镶嵌 工艺 阶段 去除 介层洞光阻 方法 | ||
【主权项】:
1.一种双镶嵌工艺中两阶段去除介层洞光阻的方法,包含有下列步骤:提供一半导体基底,其上依序形成有介电层、形成于该介电层上的硬屏蔽层,以及设于该硬屏蔽层上的第一抗反射底层,其中所述硬屏蔽层至少包含有一金属层;于第一抗反射底层上形成一沟渠光阻层,其具有导线沟渠开口可暴露出部分的第一抗反射底层;通过所述导线沟渠开口蚀刻第一抗反射底层以及硬屏蔽层,以在硬屏蔽层蚀刻一凹陷沟渠;去除所述沟渠光阻层以及第一抗反射底层;沉积第二抗反射底层,并填满硬屏蔽层上的凹陷沟渠;于第二抗反射底层上形成一介层洞光阻层,其具有介层洞开口暴露出部分的第二抗反射底层;通过介层洞开口蚀穿第二抗反射底层、硬屏蔽层以及蚀刻部分介电层,以在介电层蚀刻一介层洞凹陷;以及以两阶段去除介层洞光阻层,包含有第一步骤:以惰性气体/氟烷等离子体对该介层洞光阻进行反应时间小于20秒的短时间接触,然后,进行第二步骤:以还原性气体等离子体去除剩余的介层洞光阻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410037530.X/,转载请声明来源钻瓜专利网。
- 上一篇:微生物治理含高浓度铬废液的工艺及装置
- 下一篇:一种阻断通讯的方法及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





