[发明专利]存储单元列及其构成的阵列、及该阵列的制造与操作方法

摘要

本发明公开了一种存储单元列及其构成的阵列、及该阵列的制造与操作方法。该存储单元为与非门型快闪存储单元。各存储单元列中的存储单元串联连接于第一选择晶体管与第二选择晶体管之间；各存储单元至少由衬底、穿隧介电层、浮置栅极、栅间介电层、控制栅极与源极/漏极区所构成，且在每两相邻存储单元之间设置有抹除栅极。多条字元线连接同一行存储单元的控制栅极。源极线分别连接同一行的第一选择晶体管的源极。多条位元线连接各第二选择晶体管的漏极。第一选择栅极线与第二选择栅极线分别连接同一行的第一选择晶体管与第二选择晶体管的栅极。多条抹除栅极线连接同一行的抹除栅极。

主权项

1.一种与非门型快闪存储单元列，包括：多个栅极结构，各该栅极结构由一衬底起至少包括一穿隧介电层、一浮置栅极、一栅间介电层与一控制栅极；多个掺杂区，设置于该些栅极结构之间的该衬底中，而使该些栅极结构串联连接在一起；多个抹除栅极，设置于该些栅极结构之间、且位于该些掺杂区上方；一间隙壁，设置于该些栅极结构与该些抹除栅极之间；一介电层，设置于该些抹除栅极与该些掺杂区之间；一第一选择栅极与一第二选择栅极，分别设置于该些栅极结构中最外侧的该两栅极结构的侧壁；一选择栅极介电层，设置于该第一选择栅极、该第二选择栅极与该衬底之间；一漏极区，设置于该第一选择栅极不与外侧的该栅极结构相邻的一侧的该衬底中；以及一源极区，设置于该第二选择栅极不与外侧的该栅极结构相邻的一侧的该衬底中。