[发明专利]带有快速位提取和位插入单元的数字信号处理器

摘要

一种带有快速位提取和位插入单元的数字信号处理器，在处理器内核的算术运算单元内部集成一个位提取和位插入单元，位提取和位插入单元由加法器，移位器以及源和目的寄存器组成，采用与或逻辑来替代现有的多选一逻辑以减少时延，进行位提取操作时，移位的同时进行加法运算并用很短位数的加法替代较长位数的加法，位插入操作时采用对中间结果进行与或逻辑运算，得到需要的结果。本发明利用简化的结构减少了位提取和位插入指令的执行时间，通过器件复用提高了面积利用率，从而提高了整个芯片的性价比。

主权项

1、一种带有快速位提取和位插入单元的数字信号处理器，包括地址产生单元、指令译码单元、程序控制单元、算术运算单元，其特征在于在算术运算单元内部集成一个位提取和位插入单元，包含实现位提取和位插入这两类指令，位提取类指令有两个源寄存器和一个目的寄存器，第一个源寄存器的低6位代表要进行提取操作的位宽的值，高6位代表从第二个源寄存器中提取的起始位置的值，第二个源寄存器中的[offset+width-1:offset]移至目的寄存器的[width-1:0]，目的寄存器的其他位根据第二个源寄存器的(offset+width-1)位做符号位扩展；位插入类指令有两个源寄存器和一个目的寄存器，第一个源寄存器的低6位代表要进行位提取操作的位宽的值，高6位代表插入目的寄存器的起始位置的值，第二个源寄存器中的[width-1:0]移至目的寄存器的[offset+width-1:offset]，目的寄存器的其他位保持原值不变；位提取时，源寄存器的值输入加法器或移位器，加法器或移位器的输出经过逻辑操作后输出到目的寄存器中，位插入时，位宽和偏移量值输入到一个加法器，其输出作为第一个中间结果，源寄存器的值和偏移量值输入到一个移位器，其输出作为第二个中间结果，根据偏移量直接得到第三个中间结果，这三个中间结果分别输入到与或逻辑运算单元，生成两个临时数作为或门的输入，其输出即得到需要的结果。