[发明专利]TDS－OFDM接收机时变信道估计与均衡方法及系统

摘要

TDS－OFDM接收机时变信道估计与均衡方法及系统，属于数字信息传输技术领域。本发明在TDS－OFDM的系统框架上，假定信道在一个OFDM块内线性变化，首先通过PN码时域相关得到每个OFDM块的PN头处的信道响应估计，然后在OFDM块内进行线性内插得到整个OFDM块内的信道响应估计。为了简化均衡器的复杂度，本发明提出了对具有子载波干扰(ICI)的均衡矩阵求逆进行有限项幂级数展开的简化均衡方法。本发明一方面大大提高了TDS－OFDM接收机在时变信道下的接收性能，明显优于假定信道在一个OFDM块内不变的方案。另一方面也做了均衡器复杂度的简化，保证了接收机具有较低的复杂度。

主权项

1、TDS-OFDM接收机时变信道估计和均衡方法，其特征在于，它是在数字信号处理系统中依次按以下步骤实现的：步骤1)分离器把接收到的时域同步正交频分复用即TDS-OFDM的信号帧分解为PN码帧同步即帧头部分和DFT数据即帧体两部分；步骤2)去除PN干扰电路电路从帧体中去除PN序列的同步头干扰，构造帧头与信道的循环卷积；步骤3)第一DFT电路对帧体进行离散傅立叶变换，得到帧体的频域数据Y(n，k)，DFT为离散傅立叶变换；步骤4)设定：信道在PN头处不变，相关器用本地PN码对接收到的PN码作时域相关得到信道在第n个OFDM块的PN头时刻的信道冲激响应估计，即N0为PN头在每个OFDM块内的相对位置编号，l为路径号，所述的用下式表示：$\hat{h}(n,N_0,l)=\frac{1}{Q}\underset{m=0}{\overset{Q-1}{\Sigma }}c{\left(m\right)}^{*}·r(n,N_0,m+l)$ 其中，c(m)为使用的PN序列的第m个符号，r(n，N0，m)为接收到的在第n个OFDM块内的PN码帧同步中的第m个符号，Q为PN序列的长度，*号表示共轭运算符；步骤5)第二DFT电路通过对步骤4)得到的所述信道冲激响应估计进行傅立叶变换得到信道在第n个OFDM块的PN头时刻的频率响应估计即$\hat{H}(n,N_0,k)=\mathrm{DFT}\left(\hat{h}(n,N_0,l)\right)$ 步骤6)延时和数字逻辑电路对步骤5)得到的频率响应估计进行延时和四则逻辑运算得到第n个OFDM块与第n-1个OFDM块的PN头时刻的频率响应估计的平均值即与差值的一半即以及与这两者的商${\hat{H}}_A(n,k)=(\hat{H}(n,N_0,k)+\hat{H}(n-1,N_0,k))/2$ ${\hat{H}}_D(n,k)=(\hat{H}(n,N_0,k)-\hat{H}(n-1,N_0,k))/2$ ${\hat{H}}_B(n,k)={\hat{H}}_D(n,k)/{\hat{H}}_A(n,k)$ 用除法器1得到；步骤7)另一个数字逻辑电路用步骤6)得到的上述${\hat{H}}_A(n,k),{\hat{H}}_D(n,k)$ 对OFDM块内频率响应估计作线性插值得到第n个OFDM块内的第i个数据时刻、第k个子载波频率上的信道频率响应估计即作为输出，用下式表示：$\hat{H}(n,i,k)={\hat{H}}_A(n,k)-a_i{\hat{H}}_D(n,k)$ 其中$a_i=\frac{N/2-i}{N_f/2}$ N为DFT的长度，Nf为整个OFDM块的长度，即PN头的长度与DFT的长度之和；步骤8)设定：信道在一个OFDM块内线性变化，则根据下述对具有子载波间干扰的均衡矩阵求逆进行有限项幂级数展开的简化均衡方法得到第n个OFDM块内第k个子载波频率上的发送数据的近似估计值，用Z(n，k)表示：$Z\left(n\right)={[Z(n,1),Z(n,2)...Z(n,N)]}^T\approx {\left(D\left({\hat{H}}_A\left(n\right)\right)\right)}^{-1}(Y\left(n\right)+\underset{i=1}{\overset{M}{\Sigma }}{T}^i\left(n\right)Y\left(n\right))$ 其中，$T\left(n\right)=\mathrm{WA}{W}^{H}D\left({\hat{H}}_B\left(n\right)\right),$ T代表矩阵转置运算，D为对角线矩阵符号，M为有限项幂级数展开的项数，W和WH分别为DFT矩阵和IDFT矩阵，ai，i＝1，2，...，N由步骤7)得到；T(n)是用含有依次串联的乘法器1、IDFT电路、另一输入为ai的乘法器2、第三DFT电路的T-process电路对从步骤6)得到的进行处理后得到的，当有1个以上的T-process电路时，它们相互串联，第一个T-process电路的输入为Y(n，k)；$Y\left(n\right)+\underset{i=1}{\overset{M}{\Sigma }}{T}^i\left(n\right)Y\left(n\right)$ 用(n)表示，其中(n)＝[φ(n，1)，φ(n，2)，...φ(n，N)]T，它是用一个加法器1对上述至少一个的T-process电路的输出进行相加得到的；Z(n，k)是由一个除法器2对从步骤8)得到的φ(n，k)、步骤6)得到的取商后得到的输出。