[发明专利]电子器件的制造方法

摘要

提供一种抑制抗蚀剂图形的析像不良的发生，降低因析像不良引起的不良配线的发生的具有埋入多层配线结构的半导体装置。在形成达到蚀刻阻挡膜(4)的通孔(7)之后，在保持通孔(7)的开口状态不变的状态下，进行300～400℃的退火处理。退火方法可以采用热板方法，也可以采用热处理炉方法，为了对抑制制造完毕的下层配线(20)的影响，利用热板进行5分钟至10分钟的短时间加热。借此，将滞留在上部保护膜(6)与低介电常数层间绝缘膜(5)的界面上的副产物以及滞留在蚀刻阻挡膜(4)与低介电常数层间绝缘膜(5)的界面上的副产物放出，可以减少副产物的残留量。

主权项

1.一种电子器件的制造方法，是包括衬底层，配置在前述衬底层上的绝缘体的蚀刻阻挡膜，配置在前述蚀刻阻挡膜上的层间绝缘膜，埋设在前述衬底层的上主面内的下层配线，埋设在前述层间绝缘膜的上主面内的上层配线，电连接前述下层配线和前述上层配线的接触部的电子器件的制造方法，包括以下工序：(a)选择性地除去前述层间绝缘膜，形成贯穿前述层间绝缘膜、达到前述蚀刻阻挡膜上的孔的工序，(b)在开有前述孔的状态下进行热处理的工序，(c)在前述孔内填充用深色紫外线固化的有机树脂，用前述深色紫外线使前述有机树脂固化形成埋入插塞的工序，(d)利用化学放大抗蚀剂作为蚀刻掩模，选择性地除去前述层间绝缘膜及前述埋入插塞，在前述层间绝缘膜的前述上主面内形成埋入前述上层配线用的槽图形的工序，(e)除去残留在前述孔内的前述埋入插塞，获得前述槽图形和前述孔连通的结构的工序，(f)选择性地除去前述蚀刻阻挡膜，使前述下层配线露出的工序，(g)将导电体材料填充到前述槽图形及前述孔内，同时形成前述上层配线及前述接触部的工序。