[发明专利]一种SDH支路交叉时分电路结构和交换方法有效
| 申请号： | 200310116072.4 | 申请日： | 2003-12-30 |
| 公开（公告）号： | CN1556596A | 公开（公告）日： | 2004-12-22 |
| 发明（设计）人： | 赵堂录;王静;陈晓华 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06;H04J3/08;H04L12/50 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 颜涛;龙洪 |
| 地址： | 518057广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种SDH支路交叉时分电路结构和方法，包括输入和输出端分别与数据总线相连的数据存储器，控制存储器、读地址生成单元和写地址生成单元，所述读地址生成单元根据时序信号和来自控制存储器的输入信号产生读地址信号，所述写地址生成单元根据时序信号产生写地址信号；所述数据存储器由两块均与输入和输出总线相连的2×84字节的双口RAM。在TU11和TU12混合数据进行时分交换时，还需进行地址变换。本发明利用SDH帧结构中各个支路时隙在同一行中的重复性，比一般的电路交换结构节省至少三分之二的RAM和每个AU4至少上千门的逻辑电路，支路类型可以是TU12或TU11或两者的混合。 | ||
| 搜索关键词： | 一种 sdh 支路 交叉 时分 电路 结构 交换 方法 | ||
【主权项】：
1、一种TU11数据的SDH支路交叉时分电路结构，包括数据存储器、控制存储器、读地址生成单元和写地址生成单元，所述写地址生成单元根据时序信号产生写地址、写使能信号，所述读地址生成单元根据时序信号和来自控制存储器的地址信号产生读地址、读使能信号，其特征在于：所述数据存储器由两块两端与数据总线相连的2×84字节的1W/1R的双口RAM组成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310116072.4/，转载请声明来源钻瓜专利网。
