[发明专利]占空度校正电路和具有该电路的延迟锁相环无效
| 申请号： | 200310102661.7 | 申请日： | 2003-10-28 |
| 公开（公告）号： | CN1499726A | 公开（公告）日： | 2004-05-26 |
| 发明（设计）人： | 洪祥熏;金世埈;鞠廷勋 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;H03L7/08 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邵亚丽;马莹 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种占空度校正电路(DCC)及具有该占空度校正电路的延迟锁相环(DLL)。本发明的占空度校正电路包括：一第一时钟分割单元及一第二时钟分割单元，用于分割一正常输入时钟及一子正常输入时钟；一第一时钟混合单元；一第二时钟混合单元；以及一逻辑组合单元，用于产生一占空度校正时钟。此外，本发明的延迟锁相环(DLL)包括：一第一时钟分割单元及一第二时钟分割单元；一频率检测单元；一第一可变延迟单元；一第二可变延迟单元；一第一时钟混合单元；一第二时钟混合单元；以及一逻辑组合单元。 | ||
| 搜索关键词： | 占空度 校正 电路 具有 延迟 锁相环 | ||
【主权项】：
1.一种占空度校正电路，其包括：一第一时钟分割部件和一第二时钟分割部件，用于分割一正常输入时钟和一子正常输入时钟；一第一时钟混合部件，用于混合所述第一时钟分割部件的正常输出时钟和第二时钟分割部件的正常输出时钟；一第二时钟混合部件，用于混合所述第一时钟分割部件的正常输出时钟和第二时钟分割部件的子正常输出时钟；以及一逻辑组合部件，用于通过以逻辑方式组合所述第一时钟混合部件或第二时钟混合部件的输出，产生一占空度校正时钟，所产生的占空度校正时钟的时钟周期与所述正常输入时钟和子正常输入时钟的时钟周期相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310102661.7/，转载请声明来源钻瓜专利网。
- 上一篇：无线通信装置
- 下一篇：用以降低锁相回路的回路滤波器所需电容值的电荷泵
