[发明专利]内存组件的位线与位线接触窗的制造方法

摘要

一种内存组件的位线与位线接触窗的制造方法，此方法是先在基底上形成导电层，并覆盖栅极结构，然后以化学机械研磨法研磨导电层，直到栅极结构的顶盖层暴露出来。随后，移除部分导电层，而保留下其中两相邻栅极结构之间的导电层，以形成位线接触窗。接着，在基底的上方形成位线，其中位线是与位线接触窗电性接触。在本发明中，由于所形成的位线接触窗尺寸较小，因此可以改善位线接触窗与邻近的位线会产生短路的问题。

主权项

1.一种内存组件的位线与位线接触窗的制造方法，其特征在于包括：提供一个基底，该基底上已形成有复数个栅极结构，其中每一个该些栅极结构具有一个栅介电层、一个栅极导电层、一个顶盖层，且每一个该些栅极结构的侧壁是形成有一个间隙壁；在该基底上形成一个导电层，覆盖该些栅极结构；平坦化该导电层，直到该些栅极结构的该顶盖层暴露出来；移除部分该导电层，而保留下其中两该些栅极结构之间的该导电层，以形成一个位线接触窗；在该基底上形成一个介电层，覆盖该些栅极结构与该位线接触窗；平坦化该介电层，直到该些栅极结构的该顶盖层与该位线接触窗暴露出来；以及在该介电层上形成一个位线，其中该位线是与该位线接触窗电性连接。