[发明专利]用于多条传播路径接收的延时线无效
| 申请号： | 03819650.6 | 申请日： | 2003-08-05 |
| 公开（公告）号： | CN1675849A | 公开（公告）日： | 2005-09-28 |
| 发明（设计）人： | E·阿迪希维利;C·弗洛雷特 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H04B1/707 | 分类号： | H04B1/707 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正;王勇 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及到一种用于延时输入信号的延时线(D_LINE)，所述输入信号包括样本序列(IN_TIME，EARLY，LATE，VOID)。本发明的特征在于延时线用来把所述输入信号延时一系列延时并且被划分成延时子线序列(ZONE)，每个延时子线用来写入所述输入信号的样本序列(IN_TIME，EARLY，LATE，VOID)中的一个样本，以及延时线包括控制装置(RD_ADD_GEN)，所述控制装置用来生成来自输入信号的样本序列(IN_TIME，EARLY，LATE，VOID)的、在延时子线(ZONE)中的样本的读地址。读地址等于输入信号在延时子线(ZONE)中的样本的写地址与被表示为码片周期数的所述延时之间的差值。 | ||
| 搜索关键词： | 用于 传播 路径 接收 延时 | ||
【主权项】：
1.一种用于接收包括样本序列(IN_TIME，EARLY，LATE，VOID)的输入信号的接收机(RECEP)，所述接收机(RECEP)包括一个延时线(D_LINE)，其特征在于，延时线(D_LINE)用来把所述输入信号延时一系列延时(τ)并且延时线被划分成延时子线序列(ZONE)，每个延时子线用来写入所述输入信号(INPUT)的样本序列(IN_TIME，EARLY，LATE，VOID)中的一个样本，以及解决方案包括控制装置(RD_ADD_GEN)，它用来生成来自输入信号(INPUT)的样本序列(IN_TIME，EARLY，LATE，VOID)的、延时子线(ZONE)中的样本的读地址，这样，读地址等于输入信号在延时子线(ZONE)中的样本的写地址与被表示为延时(τ)序列的采样周期数的延时(τ)之间的差值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03819650.6/，转载请声明来源钻瓜专利网。
