[发明专利]肖特基壁垒CMOS器件及其方法无效

专利信息
申请号: 03816343.8 申请日: 2003-05-16
公开(公告)号: CN1669145A 公开(公告)日: 2005-09-14
发明(设计)人: J·P·施奈德;J·M·拉森 申请(专利权)人: 斯平内克半导体股份有限公司
主分类号: H01L27/095 分类号: H01L27/095;H01L21/8238
代理公司: 上海专利商标事务所有限公司 代理人: 李家麟
地址: 美国明*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭示一种CMOS器件及其制造方法。本发明为CMOS器件和CMOS集成电路的范围内的源和/漏接触利用了肖特基壁垒接触,以消除对晕/阱注入,浅源/漏延伸的要求以控制短沟道效应,取消阱注入步骤和复杂的器件隔离步骤。另外,和现有技术相比,本发明消除了和CMOS器件运行相关的寄生双极型增益,减少了制造成本,严格了对器件性能参数的控制以及提供了优越的器件性能。在一个实施例中本发明用硅化物排除掩模工艺形成用于形成CMOS器件的互补PMOS和NMOS器件的双硅化物肖特基壁垒源和/漏的接触。
搜索关键词: 肖特基 壁垒 cmos 器件 及其 方法
【主权项】:
1.一种半导体衬底上的CMOS器件,包括:至少一个具有P型沟道掺杂的肖特基壁垒NMOS器件;至少一个具有N型沟道掺杂的肖特基壁垒PMOS器件;和不通过欧姆接触点电接触的P型和N型沟道掺杂中的至少一种掺杂。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于斯平内克半导体股份有限公司,未经斯平内克半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03816343.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top