[实用新型]结构改进的集成电路抗干扰带无效
申请号: | 03242206.7 | 申请日: | 2003-03-19 |
公开(公告)号: | CN2606968Y | 公开(公告)日: | 2004-03-17 |
发明(设计)人: | 庄培松;郑金祯 | 申请(专利权)人: | 安国国际科技股份有限公司 |
主分类号: | H01L23/58 | 分类号: | H01L23/58;H01L23/552 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 王占梅 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型为一种结构改进的集成电路抗干扰带,尤指一种运用于集成电路中,利用电路结构设计,而可以隔离外界的电磁波入侵及内部电磁波的外泄,其中该结构改进的集成电路抗干扰带是布设于集成电路内局部电路的周围,该抗干扰带是为多个PNP结构组成,而于集成电路表层利用两条金属带,使介电子层产生寄生电容,藉此而将噪声局限于可控制的范围内,并于P-基底层上设置一DEEP N Well层与NWell层的N-端相衔接,进而产生大面积的正电压带,使噪声电流由接地端溢出,而使得集成电路具有防止电磁波入侵及外泄的作用。 | ||
搜索关键词: | 结构 改进 集成电路 抗干扰 | ||
【主权项】:
1、一种结构改进的集成电路抗干扰带,其特征是:围覆于集成电路内部的局部电路周缘,其结构是由一条接Vcc正电压的Vcc金属带及一条接地的GND金属带,分别与PNP组成的CMOS结构的部分元件相接,其中PNP的结构是于:P-基底层之上生成一DEEP N Well层,并于DEEP N Well层之上再生成一N Well层,且于N Well层设置有P+层、N-层及介电子层,于N-层处设计接触点,藉此分别与金属层1及DEEP N Well层相接,而形成一正电压带,另于P+层处设计接触点,藉此与金属层相接,再经接触点与Vcc金属带2衔接,并于N-层再通过接触点与Vcc金属带连结,形成源极及漏极;而接GND的金属层再通过接触点与下一层的介电子层相接,形成栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安国国际科技股份有限公司,未经安国国际科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03242206.7/,转载请声明来源钻瓜专利网。