[实用新型]电源时序控制电路无效
| 申请号： | 03207474.3 | 申请日： | 2003-08-19 |
| 公开（公告）号： | CN2657290Y | 公开（公告）日： | 2004-11-17 |
| 发明（设计）人： | 秦桂林;冉好思 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03K17/28 | 分类号： | H03K17/28;H03K17/284 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种低成本的电源时序控制电路，包含有P沟道MOS管，该P沟道MOS管串联连接在所述电源时序的输出端，经其漏极输出，该P沟道MOS管的源极和地之间连接有串联连接的第一电阻、第二电阻，而所述基准电源和地之间连接有串联连接的第三电阻、第四电阻；在该第一电阻和第二电阻之间、该第三电阻和第四电阻之间，分别连接有比较器的正负输入端，该比较器的输出端和该P沟道MOS管的栅极相连，在该P沟道MOS管的源极和栅极之间还并联有分流电阻。本实用新型提供的电源时序控制电路，结构简单，成本低廉，延时效果良好，是一种经济实惠的、低成本的时序控制电路。 | ||
| 搜索关键词： | 电源 时序 控制电路 | ||
【主权项】：
1、一种电源时序控制电路，其特征在于：该控制回路包含有P沟道MOS管，该P沟道MOS管串联连接在所述电源时序的输出端，经其漏极输出，该P沟道MOS管的源极和地之间连接有串联连接的第一电阻、第二电阻，而所述基准电源和地之间连接有串联连接的第三电阻、第四电阻；在该第一电阻和第二电阻之间、该第三电阻和第四电阻之间，分别连接有比较器的正负输入端，该比较器的输出端和该P沟道MOS管的栅极相连，在该P沟道MOS管的源极和栅极之间还并联有分流电阻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03207474.3/，转载请声明来源钻瓜专利网。
