[发明专利]半导体内存埋入式位线之制造方法无效
| 申请号： | 03178661.8 | 申请日： | 2003-07-18 |
| 公开（公告）号： | CN1495886A | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | V·波莱;M·罗赫里奇;A·格拉茨 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/82;H01L29/792 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正;张志醒 |
| 地址： | 联邦德*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 于此方法中，埋入式位线使用包含之前已被施加于将形成埋入式位线之区域上方之多晶硅(15)之一掺杂质源极被产生做为一扩散区域(14)。这维持扩散程度于限制中并表示掺杂的多晶硅，在快速氧化的考虑下，尤其适合埋入式位线上之隔离氧化物区域(6)的形成。 | ||
| 搜索关键词： | 半导体 内存 埋入 式位线 制造 方法 | ||
【主权项】：
1.一种制造半导体内存之埋入式位线之方法，其中类似条状的掺杂区域(2)在半导体基体(1)中被平行且互有距离地产生，该等区域系用以当成个别内存晶体管之位线以及源/汲极区域，在每一情况中一层序列，其被用以当成一闸介电质并包括一下边界层(3)，一储存层(4)以及一上部边界层(5)，被相对于该掺杂区域(2)侧向施加，以及一氧化物区域(6)，其厚度大于该下边界层(3)，在每一情况中被形成于远离该半导体基体(1)之一掺杂区域(2)之侧边，特征在于在产生该上边界层(5)之前，从可被选择性地相对储存层(4)及多晶硅之材料而被蚀刻之材料所形成之一牺牲层(10)被施加至该储存层(4)，使用一罩幕(7)于该牺牲层(10)，该储存层(4)以及该下边界层(3)中形成开孔(8)，一直程度至该半导体基体(1)之下，掺杂的多晶硅(11)被导入开孔(8)之中，该牺牲层(10)被移除，以及该上边界层(5)被产生于该储存层(4)之上以及该多晶硅之至少一部份被氧化以形成该氧化物区域(6)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03178661.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
