[发明专利]半导体装置及半导体装置的制造方法无效
| 申请号： | 03157736.9 | 申请日： | 2003-08-25 |
| 公开（公告）号： | CN1510757A | 公开（公告）日： | 2004-07-07 |
| 发明（设计）人： | 山下朋弘;堀田胜之;黑井隆 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/265;H01L21/8234 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;叶恺东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明旨在提供可同时抑制反向窄沟道效应和在源/漏区与衬底之间的结漏电流的半导体装置及其制造方法。在活性区(14)的侧面(14T)中与Y方向相截的部分内，设置杂质浓度比沟道区(24)的中央部分高的高杂质浓度区(31)。而且，在侧面(14T)中与X方向相截的部分内，设置杂质浓度比高杂质浓度区(31)低的低杂质浓度区(32)。源/漏区(231)与低杂质浓度区(32)重叠，在这样的重叠部分上，高浓度PN结的形成得以抑制。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种半导体装置，其中设有：含有主面与侧面的活性区；与所述侧面相接地配置的沟槽型元件隔离部分；横切所述主面，在平行于所述主面的第一方向延伸的栅电极；面对所述栅电极在所述主面内设置的沟道区；夹着所述沟道区在所述主面内设置的源/漏区；设于与所述第一方向相截的所述侧面内的，包含面对所述栅电极且夹着所述沟道区、在所述第一方向上相互面对的两个栅电极面对部分的，含有浓度高于所述沟道区的中央部分的、与所述沟道区相同导电型的杂质的高杂质浓度区；以及设于所述侧面上未形成所述高杂质浓度区的区域的、其所述杂质浓度低于所述高杂质浓度区的低杂质浓度区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03157736.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
