[发明专利]深次微米制程的静电放电保护装置的制造方法

摘要

本发明提供一种深次微米制程的静电放电保护装置的制造方法。由于在深次微米的制程中，自行对准金属硅化物(Salicide)应用于包括静电放电(ESD)保护组件在内的晶体管源/漏区域时，不均匀的高电流将造成静电保护组件被破坏。为改善此问题，本发明采用自行对准金属硅化物阻隔的方式，令静电放电保护组件区域内无金属硅化物的形成，使漏极接触至多晶硅栅极间存在一电阻缓冲区，可让静电放电产生的高电流能够有一较均匀的方式将其排除掉，以避免静电放电保护结构被破坏。

主权项

1、一种深次微米制程的静电放电保护装置的制造方法，其特征在于，包括下列步骤：提供一半导体基底，其上可形成有隔离结构、掺杂井区、多晶硅栅极结构、轻离子掺杂区及作为源/漏极的重离子掺杂区等基本组件；在该半导体基底上形成一薄层，使其覆盖上述各组件；在该半导体基底上的薄层表面形成一图案化光阻，并以该图案化光阻为光刻，蚀刻该薄层，以去除该基底的非静电放电保护组件区域上的该薄层，而未去除的该薄层仅覆盖在该半导体基底的静电放电保护组件区域上方，随后去除该图案化光阻；进行自行对准金属硅化物制程，使该自行对准金属硅化物形成于该半导体基底的该非静电放电保护组件区域上的该多晶硅栅极、源/漏极区域表面；及移除剩余的该薄层。