[发明专利]分离式串列ATA实体层的电路构造及讯号编码方法

摘要

本发明是有关于一种分离式串列ATA实体层的电路构造及讯号编码方法，尤指一种可减少分离式串列ATA实体层介面讯号数的电路构造及其讯号编码方法，其主要是包含有一解码编码器、一并列串列转换器、一锁相回路、至少一发送器、至少一接收器及至少一00B讯号侦测器，利用该解码编码器将分离式实体层与储存媒体控制器间所需的各式控制讯号及各式状态讯号，以8位元与10位元资料转换规范之外的讯号编码于资料讯号中加以传递，可大量减少分离式实体层与主控制晶片间连接所需的介面讯号数。

主权项

1、一种分离式串列ATA实体层的电路构造，其主要构造是包含有：一解码编码器，利用一组并列讯号发送线及一组并列讯号接收线连接至一储存媒体控制器，可将来自该储存媒体控制器的一并列发送讯号解码，成为一并列发送资料讯号及至少一控制讯号；一并列串列转换器，连接该解码编码器，用以将该并列发送资料讯号转换为一串列发送资料讯号；一锁相回路，分别连接该解码编码器与该并列串列转换器，可接收来自该解码编码器的控制讯号，并可产生实体层运作所需的时脉讯号，及将一参考时脉讯号传送至该储存媒体控制器；至少一发送器，连接该并列串列转换器，各发送器可将该串列发送资料讯号由一组串列讯号发送线传送到其连接的一串列式ATA装置；至少一接收器，连接该并列串列转换器，各接收器可透过一组串列讯号接收线，将接收自所连接串列式ATA装置的一串列接收资料讯号传送到该并列串列转换器，而由并列串列转换器将该串列接收资料讯号转换为一并列接收资料讯号后再传送至该解码编码器；及至少一00B讯号侦测器，分别连接于各对应接收器的接收讯号线，用以侦测串列式ATA装置的运作状况，并可将侦测所得的至少一组装态讯号传送至该解码编码器，再由该解码编码器将该并列接收资料讯号与该等状态讯号编码成为一并列接收讯号，再由该组并列讯号接收线传送到该储存媒体控制器。