[发明专利]分割为多个存储器块的磁性体存储器阵列的写入电路结构无效
| 申请号： | 03120157.1 | 申请日： | 2003-03-10 |
| 公开（公告）号： | CN1445783A | 公开（公告）日： | 2003-10-01 |
| 发明（设计）人： | 辻高晴;大石司 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | G11C11/15 | 分类号： | G11C11/15;G11C7/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘宗杰,叶恺东 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据写入时，第1驱动器(INV)根据写入数据，把第1共有节点与第1及第2电压的一方电连接。第2驱动器(INVR)把第2共有节点与第1及第2电压的另一方电连接。设置了用于把各位线的一端侧与第1共有节点分别电耦合的多个第1开关电路(TR)，以及把另一端侧与第2共有节点分别电耦合的多个第2开关电路(TRR)。根据列选择结果，使对应的位线的第1及第2开关电路导通。从而，不必在各位线设置驱动器就可以进行数据写入。 | ||
| 搜索关键词： | 分割 存储器 磁性 阵列 写入 电路 结构 | ||
【主权项】：
1.一种薄膜磁性体存储器件，其特征在于：包括：各自存储被磁写入的数据的多个存储单元被配置成行列状的存储器阵列；分别对应于多个存储单元列而设置的多条位线；分别对应于上述多个存储单元列而设置的多条列选择线；在数据写入时，按照列选择结果设定上述多条列选择线的电压的地址译码器；以及分别对应于上述存储器阵列的两侧而配置的，在上述数据写入时用于把对应于写入数据的方向的数据写入电流供给上述多条位线中的选择位线的第1及第2写入控制电路，上述第1写入控制电路含有：在上述数据写入时，用于把对应于第1及第2电压的上述写入数据的一方与第1共有节点电连接的第1驱动器；以及各自被设置在上述多条位线的每一条的一端侧与上述第1共有节点之间，按照上述多条列选择线中的对应1条的电压电平而导通的多个第1开关电路，上述第2写入控制电路含有：在上述数据写入时，用于把对应于上述第1及第2电压的上述写入数据的另一方与第2共有节点电连接的第2驱动器；以及各自被设置在上述多条位线的每一条的另一端侧与上述第2共有节点之间，按照上述多条列选择线中的对应的1条的电压电平而导通的多个第2开关电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03120157.1/，转载请声明来源钻瓜专利网。
