[发明专利]NAND闪存装置

摘要

提供一NAND闪存装置。该存储装置包括：用于输入和输出M－bit数据(M是任意自然数)的M个输入/输出引脚、第一和第二输入缓冲器电路、一地址寄存器、一指令寄存器和一数据输入寄存器。第一和第二输入缓冲器电路分别接收经由输入/输出引脚输入的M－bit数据的N个最低有效位(N是任意自然数)和N个最高有效位。地址寄存器响应于地址加载信号，接收第一输入缓冲器电路的一输出作为一地址。指令寄存器响应于指令加载信号，接收第一地址缓冲器电路的一输出作为一指令。数据输入寄存器响应于数据加载信号，同时接收第一和第二输入缓冲器电路的输出，作为将被编程的数据。锁存在数据输入寄存器中的M－bit数据经由一数据总线被加载到检测和锁存单元上。

主权项

1、一种包括用于存储数据信息的存储单元矩阵的NAND闪存装置，所述装置包含：M个输入/输出引脚，用于输入和输出M-bit数据(M是任意自然数)；一控制逻辑，用于接收外部控制信号，以产生多个地址加载信号、一指令加载信号和一数据加载信号；第一输入缓冲器电路，用于接收经由输入/输出引脚接收到的M-bit数据的N个最低有效位(N是任意自然数)，其中M大于N；第二输入缓冲器电路，用于接收经由输入/输出引脚接收到的M-bit数据的N个最高有效位信号；一地址寄存器，用于响应于地址加载信号，接收第一输入缓冲器电路的输出作为一地址，其中地址加载信号是逐次启动的；一指令寄存器，用于响应于指令加载信号，接收第一地址缓冲器电路的输出作为一指令；一数据输入寄存器，用于响应于数据加载信号，同时接收第一和第二输入缓冲器电路的输出，作为将被编程的数据；一行译码器和转换电路，用于响应于地址寄存器的一输出的行选择信息，选择存储单元矩阵的一行；一列译码器和转换电路，用于响应于地址寄存器的一输出的列选择信息，选择存储单元矩阵的列；第一数据总线，用于传送从数据输入寄存器输出的M-bit数据；一检测和锁存电路，用于在读操作中检测来自被选择行的存储单元的数据，并且在编程操作中经由列译码器和转换电路锁存位于第一数据总线上的M-bit数据；第二数据总线，用于经由列译码器和转换电路传送由检测和锁存电路输出的M-bit数据；以及一数据输出缓冲器电路，用于把经由第二数据总线传送的M-bit数据输出到M个输入/输出引脚。