[发明专利]电子电路无效

专利信息
申请号: 03104196.5 申请日: 1993-12-09
公开(公告)号: CN1516282A 公开(公告)日: 2004-07-28
发明(设计)人: 宫崎稔;A·村上;崔葆春;山本睦夫 申请(专利权)人: 株式会社半导体能源研究所
主分类号: H01L27/12 分类号: H01L27/12;H01L29/786;G02F1/136;H01L21/28;H01L21/3205
代理公司: 中国专利代理(香港)有限公司 代理人: 张志醒
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种在绝缘基片上形成的电子电路,它具有由半导体层构成的薄膜晶体管(TFTS)。半导体层的厚度小于1500,例如在100-750之间。在半导体层上形成主要由钛和氮构成的第一层。在所说的第一层上面形成由铝构成的第二层。将此第一和第二层按一定图形刻蚀成导电互连线。此第二层的下表面实质上完全与第一层紧密接触。互连线与该半导体层有良好的接触。
搜索关键词: 电子电路
【主权项】:
1.一种半导体器件,它包括:一象素薄膜晶体管和一驱动所述象素薄膜晶体管的驱动电路,所述象素薄膜晶体管包括:第一半导体层,它至少具有第一低电阻率的杂质区和在基片上的第一高电阻率杂质区;第一栅极,它靠近所述第一半导体层,且在它们之间插入一栅绝缘膜,其中,所述第一高电阻率杂质区未覆盖所述第一栅极,和所述驱动电路包括至少一个薄膜晶体管,所述至少一个薄膜晶体管包括:第二半导体层,它至少具有第二低电阻率杂质区和在基片上的第二高电阻率杂质区;第二栅极,它靠近所述第二半导体层,且在它们之间插入一栅绝缘膜,其中,所述第二高电阻率杂质区具有一个与所述第二栅极叠置的区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03104196.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top