[发明专利]输出电路无效
| 申请号： | 03102939.6 | 申请日： | 2003-01-24 |
| 公开（公告）号： | CN1434569A | 公开（公告）日： | 2003-08-06 |
| 发明（设计）人： | 冈田康幸 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种输出电路，不受种种条件变动的影响，可以从驱动电路得到实质上一定的输出电流。控制由并列连接的复数个输出晶体管CMOS构成的驱动电路(10)的第一、第二逻辑电路(13、14)，从对于标准时钟信号有各不同相位差的多相时钟信号C0～C3生成多相数据信号Q0～Q3，另一方面，通过利用反应驱动电路(10)中的输出晶体管的电流驱动能力变化的具有可变迟延时间的迟延电路(70)，生成迟延变动时钟信号C0d及迟延变动数据信号Q0d。并且，从Q0～Q3和Q0d的相位关系检知输出晶体管的电流驱动能力的变化，当检知出电流驱动能力变低时，增加应导通的输出晶体管的个数，而检知出的电流驱动能力变高时则减少其数量。 | ||
| 搜索关键词： | 输出 电路 | ||
【主权项】：
1、一种输出电路，它是一种半导体集成电路中的输出电路，包括：拥有相互并联的复数个输出晶体管的驱动电路、控制上述驱动电路以便在所施加的数据信号表示所定的逻辑电平的情况下上述复数个输出晶体管的任何一个导通，其中：上述控制电路，包括：保有反映上述复数个输出晶体管的电流驱动能力变化的可变迟延时间的迟延电路，当从上述迟延时间的变化检测到上述复数个输出晶体管中的每一个的电流驱动能力变低的情况下，就增加上述复数个输出晶体管中应导通的输出晶体管的个数，而当从上述迟延时间的变化检测到上述复数个输出晶体管中的每一个的电流驱动能力变高的情况下，就减少上述复数个输出晶体管中应导通的输出晶体管的个数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03102939.6/，转载请声明来源钻瓜专利网。
- 上一篇：动力式扭转工具的可调节反作用臂及其动力式扭转工具
- 下一篇：多声道头戴耳机
