[发明专利]用于生产CMOS器件的方法无效
| 申请号： | 03102933.7 | 申请日： | 2003-01-24 |
| 公开（公告）号： | CN1437250A | 公开（公告）日： | 2003-08-20 |
| 发明（设计）人： | 许胜藤;李宗霑;马哲申;道格拉斯·詹姆斯·特威特 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于生产CMOS器件的方法，包括：在硅基底上外延附生地形成应变硅锗SiGe层，其中应变硅锗SiGe层具有锗含量；外延附生地在应变硅锗SiGe层上形成硅保护层；在硅保护层上形成栅氧化层；在栅氧化层上淀积第一多晶硅层；将H+离子注入到在应变硅锗SiGe层和硅基底的界面之下的深度；通过浅沟槽隔离(STI)形成沟槽，所述沟槽延伸到硅基底中；将获得的结构退火以便松弛应变硅锗SiGe层；在所述结构上淀积氧化物层和第二多晶硅层，由此填满沟槽；将在上述步骤之后获得的结构平面化到位于沟槽中的第二多晶硅层的部分的水平面的顶部。 | ||
| 搜索关键词： | 用于 生产 cmos 器件 方法 | ||
【主权项】：
1.一种用于生产CMOS器件的方法，包括：在硅基底上形成多个器件区；在硅基底上外延附生地形成应变硅锗SiGe层，其中应变硅锗SiGe层具有在约20％至40％之间的锗含量；外延附生地在应变硅锗SiGe层上形成硅保护层；在硅保护层上形成栅氧化层；在栅氧化层上淀积第一多晶硅层；将H+离子注入到在应变硅锗SiGe层和硅基底的界面之下的深度；通过浅沟槽隔离(STI)形成沟槽，所述沟槽延伸到硅基底中；在约700℃至900°之间的温度将通过形成沟槽的步骤获得的结构退火约5分至60分之间，以便松弛应变硅锗SiGe层；在所述结构上淀积氧化物层和第二多晶硅层，由此填满沟槽；将在上述步骤之后获得的结构平面化到位于沟槽中的第二多晶硅层的部分的水平面的顶部；及完成CMOS器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03102933.7/，转载请声明来源钻瓜专利网。
- 上一篇：相关二次采样电路和包含该电路的CMOS图象传感器
- 下一篇：氧气发生器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
