[发明专利]用于阵列处理的可编程的延迟指数的数据通路寄存器堆有效
| 申请号： | 02825338.8 | 申请日： | 2002-12-03 |
| 公开（公告）号： | CN1605061A | 公开（公告）日： | 2005-04-06 |
| 发明（设计）人： | K·维亚纳坦;G·F·布恩斯 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/355 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 邹光新;张志醒 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个延迟编址数据通路的寄存器堆，其被设计用于组成多处理器或阵列信号处理系统中的单元的可编程处理器。对于滤波器更新延时为变量的自适应滤波器，内插因子必须是可编程的内插滤波器，和抽取因子必须是可编程的抽取滤波器来说，该延迟可编址寄存器堆是特别有用的。通过减少执行任务所需的循环次数，该可编程性用这个有效的方法而被实现。一个参数，即“延迟限制”值在启动时被编程，从而在处理器的寄存器堆内建立一个内部延迟线。从而，通过在运行时间中指定延迟指数，任何延迟寄存器都可以被编址。当处理回路开始新的反复操作时，延迟线前进一个存储单元，即模“延迟限制”。 | ||
| 搜索关键词： | 用于 阵列 处理 可编程 延迟 指数 数据 通路 寄存器 | ||
【主权项】：
1.一个用于处理器的模可编址的数据通路寄存器堆，包括：第一组寄存器(RDX)(110、210、310、410)和第二组寄存器(RI_X)(120、220、320、420)；其中，第一组寄存器(110、210、310、410)存储第二组寄存器(120、220、320、420)的地址，并且其中，第二组寄存器(120、220)储存数据；和其中，第一组寄存器(110、210、310、410)中的两个或更多的寄存器被顺序排列在一个循环结构中，因此第一寄存器依次向上一个后面的下一个传递。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02825338.8/，转载请声明来源钻瓜专利网。
