[发明专利]具有用于读写操作的不同突发顺序寻址的存储器件无效
| 申请号： | 02817581.6 | 申请日： | 2002-07-10 |
| 公开（公告）号： | CN1554097A | 公开（公告）日： | 2004-12-08 |
| 发明（设计）人： | J·W·扬岑 | 申请（专利权）人： | 微米技术有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;王忠忠 |
| 地址： | 美国爱*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种寻址方案及其关联硬件允许进行两种不同类型的存取，一种用于读出，一种用于写入。按照本发明构成的存储器件包括多个存储单元阵列。为从多个存储单元读出信息和向多个存储单元写入信息而提供外围设备。所述外围设备包括：重排序电路，它对某些地址位作出响应而将从多个阵列接收的位排序；以及地址定序器，用于在读出操作时将某些地址位路由到所述重排序电路。本发明的方法包括在从存储器件输出至少一个n位字之前，按照某些地址位中的信息把从存储器阵列输出的n位字块重排序。 | ||
| 搜索关键词： | 具有 用于 读写 操作 不同 突发 顺序 寻址 存储 器件 | ||
【主权项】：
1.一种存储器件(29)，它包括多个存储单元阵列(42)和外围设备(30、32、34、36、38、40、44、46、50、52、54、56、58、60、62)，用于从所述多个存储单元中读出信息和向所述多个存储单元写入信息，改进部分包括：重排序电路(60)，它对某些地址位作出响应而将从所述多个阵列(42)接收的位排序；以及地址定序器(34)，用于在读出操作时将某些所述地址位路由到所述重排序电路(60)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微米技术有限公司，未经微米技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02817581.6/，转载请声明来源钻瓜专利网。
