[发明专利]带位线预先充电、反转数据写入、保存数据输出的低功耗动态随机存取存储器有效
| 申请号： | 02812567.3 | 申请日： | 2002-06-03 |
| 公开（公告）号： | CN1518742A | 公开（公告）日： | 2004-08-04 |
| 发明（设计）人： | 罗伯特·A·潘丘克 | 申请（专利权）人： | 模拟装置公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C7/12;G11C5/14 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 过晓东 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 有DRAM的集成电路的各个方面被揭示出来。在一个实施方案中，集成电路包括DRAM，后者(1)预先将位线充电到朝两种存储单元逻辑状态中较弱的状态偏置的电压，(2)有选择地以减少刷新数据所需要的功率的反转形式储存这样的数据(在至少一个实施方案中)，(3)将数据保持在感觉/锁存电路中并且把这样的电路用作减少存储单元的存取频率并借此减少存储器存取时间的超高速缓存形式，和(4)由使用较低功率的交替操作模式的电路提供基准(例如，VPP)(例如，DRAM处在待机条件下)。 | ||
| 搜索关键词： | 带位线 预先 充电 反转 数据 写入 保存 输出 功耗 动态 随机存取存储器 | ||
【主权项】：
1.一种包括有预先充电状态的读出模式的动态随机存取存储器(DRAM)，其中包括：有众多存储单元的存储空间，至少一个存储单元子集能够储存对应于第一逻辑状态或第二逻辑状态的信号，其中逻辑状态之一比另一个逻辑状态弱；众多逻辑电路，其中至少一个包括CMOS逻辑；众多用来对至少一个存储单元子集读和写数据的位线；和在预先充电状态下将至少一条位线预先充电到朝较弱的逻辑状态偏置的预定电压的电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于模拟装置公司，未经模拟装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02812567.3/，转载请声明来源钻瓜专利网。
