[发明专利]半导体器件的制造方法

摘要

用于制造导致实现功率控制半导体器件和模拟半导体器件的结构的方法，这种器件可以用低成本短的制造周期制造，以低功耗在低压运行，而且具有高可驱动性和高精度的良好功能。制造P型多晶金属硅化物结构的方法，该结构是P型多晶硅层和难熔金属硅化物层的多层结构，其中CMOS栅电极的导电类型是P型，无论该CMOS是NMOS或是PMOS。用在分压电路和CR电路中的电阻器是用与栅电极层不同的层中的多晶硅形成的并具有高的精度。

主权项

1.一种半导体器件的制造方法，包括的步骤有：通过热氧化在半 导体基底上形成元件隔离绝缘膜；通过热氧化形成栅绝缘膜；在栅绝 缘膜上淀积500至2500的第一多晶硅膜；用杂质对第一多晶硅膜掺 杂使得杂质浓度为1×10¹⁸原子/cm³或更高以造成第一多晶硅膜的导电 类型为P型；在具有P型的第一多晶硅膜上淀积500至2500的高 熔点金属硅化物膜；在高熔点金属硅化物膜上淀积500至3000厚度 的绝缘膜；刻蚀具有P型的第一多晶硅膜、高熔点金属硅化物膜和绝 缘膜以形成叠层的多晶金属硅化物栅电极；用第一导电类型的杂质以1 ×10¹⁶至1×10¹⁸原子/cm³的浓度掺杂第一导电类型MOS晶体管的低浓 度扩散区；用第二导电类型的杂质以1×10¹⁶至1×10¹⁸原子/cm³的浓 度掺杂第二导电类型MOS晶体管的低浓度扩散区；在多晶金属硅化物 栅电极上淀积与多晶金属硅化物栅电极具有同一数量级膜厚度的绝缘 膜；通过各向异性干刻法刻蚀该绝缘膜以便在多晶金属硅化物栅电极 的侧壁上形成侧向间隔物；在元件隔离绝缘膜上淀积500至2500厚 度的第二多晶硅膜；用第二导电类型的杂质以1×10¹⁴至9×10¹⁸原子 /cm³的浓度掺杂第二多晶硅膜的全区或第二多晶硅膜的第一区；用第 一导电类型的杂质以1×10¹⁴至9×10¹⁸原子/cm³的浓度掺杂第二多晶 硅膜的第二区；刻蚀第二多晶硅膜以形成第二多晶硅膜的电阻器；用 第一导电类型的杂质以1×10¹⁹原子/cm³或更高的浓度掺杂第二多晶硅 膜第一区的部分或全区；用第二导电类型的杂质以1×10¹⁹原子/cm³或 更高的浓度掺杂第二多晶硅膜第二区的部分或全区；在半导体基底的 上面形成中间绝缘膜；在半导体基底上面的中间绝缘膜中形成接触 孔；以及在接触孔中设置金属布线。