[发明专利]用于电压控制振荡器且具有恒定输出振幅和可变时间延迟的CMOS电路

摘要

提供了用于锁相环路(PLLC)的环形振荡器的延迟电路。该延迟电路包括差分的一对NMOS晶体管102和103，其中NMOS晶体管101提供用于差分对的尾电流。互补NMOS和PMOS负载晶体管104、106和105、107提供用于差分的晶体管102和103的负载。晶体管111－114和121－122以及放大器130一起提供用于延迟装置的偏置。放大器130将非倒相输入设为V_DD－V_CLAMP。如所配置的，在如和图1中的PMOS晶体管4相对的晶体管104处提供从V_DD到V_DD－V_CLAMP的恒定输出电压振幅不贡献栅极寄生电容，它能实现高工作速度而不消耗更多的电源电流。提供了使用图2的延迟电流的环形振荡器的宽频率调谐范围，因为环形振荡器的工作频率将和通过晶体管101的尾电流成正比。

主权项

1.用于振荡器的延迟电路，其特征在于，包括：一对差分晶体管(102，103)，它们以共源结构连接，差分对的第一和第二晶体管的栅极形成延迟电路的互补输入，且差分对的第一和第二晶体管的漏极形成延迟电路的互补输出；第一负载，包括第三和第四晶体管(104，106)，它们具有并联连接的源极-漏极通路从而将第一电压源(VDD)耦合到差分对的第一晶体管(102)的漏极；第二负载，包括第五和第六晶体管(105，107)，它们具有并联连接的源极-漏极通路从而将第一电压源(VDD)耦合到差分对的第二晶体管(103)的漏极；以及偏置电路，它包括：放大器(130)，它具有连接到电压基准的第一输入、第二输入和输出；第三负载，它包括具有耦合在第一电压源(VDD)和放大器的第二输入之间的源极-漏极通路的第七和第八晶体管(113，114)，其中第三、第五和第七晶体管的栅极耦合到放大器的输出。