[发明专利]用于改善时间限制以及延长多速总线中有限长度电缆的方法和设备有效
| 申请号: | 02807800.4 | 申请日: | 2002-01-18 |
| 公开(公告)号: | CN1505785A | 公开(公告)日: | 2004-06-16 |
| 发明(设计)人: | J·加内伊 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06F13/40 | 分类号: | G06F13/40;G06F13/42 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴立明;王勇 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一种提供用于USB2.0协议下的扩宽的时间限制、可延长电缆跨度以及其他好处的系统和方法。本发明的一实施例中除了应用USB2.0微帧的80/20事务处理比率之外,还应用了“分割事务”以利用该方案的缓和等待时间的要求。本发明的另一实施例通过提供了起始分割与完成分割之间的其数目等于“N”个微帧的延迟,而改善了时间限制。又一个实施例利用了这样一个事实,即USB2.0下的非事务可以从一帧跨度到下一帧,借助于将从设备相移到适当的同步这一特定来释放每帧中的一个额外微帧。最后,本发明的一实施例通过提供了起始分割与完成分割之间的其值为一全帧(八个微帧)的延迟,而改善了时间限制。 | ||
| 搜索关键词: | 用于 改善 时间 限制 以及 延长 总线 有限 长度 电缆 方法 设备 | ||
【主权项】:
1、一种在主机与设备间进行通信的系统,该系统包括:一主机,该主机通过第一高速总线而与一存储元件相耦合;以及一设备,该设备通过第二高速总线而与数据转送元件相耦合;其中所述数据转送元件通过数据传输介质而与所述存储元件相耦合;所述设备接收来自主机的初始信息;并且响应该初始信息,所述设备发送一应答以将其存储在存储元件中;其中从主机中将至少一个次级信息发送到存储元件,从存储元件中将所述应答发送到主机。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02807800.4/,转载请声明来源钻瓜专利网。
- 上一篇:用于66兆赫PCI总线竖板卡系统的拓扑结构
- 下一篇:内容转换方法和装置





