[发明专利]单调动态－静态伪NMOS逻辑电路和形成逻辑门阵列的方法无效
| 申请号： | 02805073.8 | 申请日： | 2002-02-07 |
| 公开（公告）号： | CN1491483A | 公开（公告）日： | 2004-04-21 |
| 发明（设计）人： | 莱昂纳德·福布斯 | 申请（专利权）人： | 微米技术有限公司 |
| 主分类号： | H03K19/096 | 分类号： | H03K19/096;H01L27/118;H01L21/8238 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 单调动态—静态伪NMOS逻辑电路包括：具有时钟输入以及具有输出的动态逻辑电路，其中，当向时钟输入提供低时钟信号时，配置所述的输出以便将该输出预先配置为高电平；以及，具有互补时钟输入以及具有输出的静态逻辑电路，其中当向互补时钟输入提供较高值的互补时钟信号时，配置所述的输出以便将该输出预先设置为低电平。逻辑门阵列包括连接在一起的多个垂直超薄晶体管。 | ||
| 搜索关键词： | 单调 动态 静态 nmos 逻辑电路 形成 逻辑 门阵列 方法 | ||
【主权项】：
1.一种单调动态-静态伪NMOS逻辑电路，包括：具有时钟输入以及具有输出的动态逻辑电路，其中，当向时钟输入提供低时钟信号时，配置所述的输出以便将该输出预先配置为高电平；以及具有互补时钟(clock bar)输入以及具有输出的静态逻辑电路，其中当向互补时钟输入提供较高值的互补时钟信号时，配置所述的输出以便将该输出预充电为低电平，所述静态逻辑电路具有与动态逻辑电路的输出相连的逻辑输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微米技术有限公司，未经微米技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02805073.8/，转载请声明来源钻瓜专利网。
