[实用新型]高密度多芯片模块无效
申请号: | 02294473.7 | 申请日: | 2002-12-31 |
公开(公告)号: | CN2593365Y | 公开(公告)日: | 2003-12-17 |
发明(设计)人: | 何昆耀;宫振越 | 申请(专利权)人: | 威盛电子股份有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/48 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 文琦;陈肖梅 |
地址: | 台湾省台北县*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型涉及一种高密度多芯片模块(MultiChipModule;MCM)。这种高密度多芯片模块首先在一集成电路底材上依序形成一绝缘层及多层内联线层,其中多层内联线层的第一表面设有多数个第一焊垫、第二表面设有多数个第二焊垫。接着,利用研磨制程以减少集成电路底材的厚度,接下来再进行蚀刻制程依序贯穿集成电路底材及绝缘层,以于其内形成多数个导通孔,其中任一导通孔的底部均露出第二焊垫。接下来在多数个导通孔内填入金属以形成导通插塞,并在任一导通插塞的表面上形成第三焊垫。最后,可将至少一芯片电性连接至此第三焊垫,并针对任一芯片与第三焊垫接触处进行一覆晶接合构装制程,即可完成本实用新型的高密度多芯片模块。 | ||
搜索关键词: | 高密度 芯片 模块 | ||
【主权项】:
1.一种高密度多芯片模块结构,其中该结构包含:一第一多芯片模块底材,包含:一集成电路底材,包含一第一表面与一第二表面;一绝缘层,位于该集成电路底材的该第一表面上;一多层内联线结构,其特征在于,位于该绝缘层上,包含一第三表面与一第四表面,其中该第四表面系为该绝缘层与该多层内联线结构的界面,且该第三表面设有多数个第一焊垫、该第四表面设有多数个第二焊垫;多数个导通插塞,贯穿该集成电路底材与该绝缘层,并分别与该些第二焊垫相接触;多数个第三焊垫,位于该集成电路底材的第二表面,并分别与该些导通插塞相接触;及多数个芯片,位于该集成电路底材的该第二表面上且电性连接至该些第三焊垫。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02294473.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类