[发明专利]自行对准三分式栅极非挥发性存储元件的制造方法无效
| 申请号： | 02149061.9 | 申请日： | 2002-11-20 |
| 公开（公告）号： | CN1503351A | 公开（公告）日： | 2004-06-09 |
| 发明（设计）人： | 刘钧麦;苏光彦;钱凯门;亚伯特V·哥迪旭 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/8247 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 王学强 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种自行对准三分式栅极非挥发性存储元件的制造方法，包括于一基底上形成绝缘氧化层。再通过沉积与自行对准一第一多晶硅层至隔离氧化层，以形成数个浮栅极。然后于浮栅极间的基底上定义一源极区。然后于源极区上沉积一第二多晶硅层，并自行对准此第二多晶硅层至隔离氧化层。接着，沉积一第三多晶硅层邻接浮栅极。随后，自行对准第三多晶硅层至隔离氧化层，以形成数个选择栅极，此外，于基底上定义至少一漏极区。 | ||
| 搜索关键词： | 自行 对准 分式 栅极 挥发性 存储 元件 制造 方法 | ||
【主权项】：
1、一种自行对准三分式栅极非挥发性存储元件的制造方法，该自行对准三分式栅极非挥发性存储元件形成于一基底上，其特征在于：包括：形成一隔离氧化层于该基底上；通过沉积与自行对准一第一多晶硅层至该隔离氧化层，以形成复数个浮栅极；于该些浮栅极间的该基底上定义一源极区；沉积一第二多晶硅层于该源极区上，以及自行对准该第二多晶硅层至该隔离氧化层；沉积一第三多晶硅层邻接该些浮栅极；自行对准该第三多晶硅层至该隔离氧化层，以形成复数个选择栅极；于该基底上定义至少一漏极区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02149061.9/，转载请声明来源钻瓜专利网。
- 上一篇：制造多重阈值的方法和工艺
- 下一篇：非挥发内存胞元及制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
