[发明专利]半导体装置用衬底的制造方法及半导体装置用衬底无效

专利信息
申请号: 02143261.9 申请日: 2002-09-25
公开(公告)号: CN1411033A 公开(公告)日: 2003-04-16
发明(设计)人: 永野元;山田敬;佐藤力;水岛一郎;親松尚人 申请(专利权)人: 株式会社东芝
主分类号: H01L21/00 分类号: H01L21/00;H01L21/302
代理公司: 北京市中咨律师事务所 代理人: 李峥,陈海红
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种表面的晶体缺陷少,且具有在有SOI的结构的区域与没有SOI结构的区域之间没有段差的平坦表面的半导体装置用衬底的制造方法及半导体装置用衬底。该方法包括掩模层形成步骤,借助绝缘层22,在与半导体衬底12绝缘的半导体层上形成被形成图案的掩模层35、42;沟槽形成步骤,依据掩模层的图案蚀刻半导体层,形成向上述绝缘层贯通的沟槽54;保护部形成步骤,蚀刻比绝缘层的厚度薄的堆积于半导体衬底上的保护层,形成包覆沟槽侧面的侧壁保护部94;蚀刻步骤,从沟槽的底面开始到半导体衬底蚀刻绝缘层;以及单晶体层形成步骤,从通过绝缘层的蚀刻露出的半导体衬底的表面开始生成单晶体层52。
搜索关键词: 半导体 装置 衬底 制造 方法
【主权项】:
1、一种半导体装置用衬底的制造方法,其特征在于,该方法包括:掩模层形成步骤,在借助电绝缘性的绝缘层与半导体衬底绝缘的半导体层上形成被形成图像的掩模层;沟槽形成步骤,依据上述掩模层的图案至少将上述半导体层蚀刻,形成向上述绝缘层贯通的沟槽;保护部形成步骤,蚀刻在上述半导体衬底上堆积的比上述绝缘层的厚度薄的保护层,形成包覆上述沟槽侧面的侧壁保护部;蚀刻步骤,蚀刻从上述沟槽底面至上述半导体衬底的上述绝缘层;以及单晶体层形成步骤,从通过蚀刻上述绝缘层而露出的上述半导体衬底的表面开始生成单晶体层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02143261.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top