[发明专利]在芯片内部集成电阻电容乘积的时间常数测试电路

摘要

本发明涉及一种在芯片内部集成电阻电容乘积的时间常数测试电路，包括有源RC滤波器，RC有源滤波器与滤波器设计中的各个极点关联的RC电路结构单元构成的各个单阶RC中增加可控单元阵列。可控单元阵列为与常规RC单元连接并且可以改变RC时间常数的调整单元；设置一个RC乘积时间常数的测试电路；设置一逻辑校正电路，该电路将测量得到的RC时间常数与设计需要的数值进行比较。本发明不仅可以设计单个滤波器使得其每一个极点与设计需要的数值在要求的误差内；而且可以设计可调谐滤波器，滤波器在每一个谐波点上的各个极点位置都是精密可控的。

主权项

1、一种在芯片内部集成电阻电容乘积的时间常数测试电路，实现针对RC有源滤波器设计中截止频率的精确可控，包括有源RC滤波器，其特征在于，RC有源滤波器与滤波器设计中的各个极点关联的RC电路结构单元构成的各个单阶RC中增加可控单元阵列，该可控单元阵列中单元在逻辑信号控制下可以实现与原型单元的连接或断开；可控单元阵列为与常规RC单元连接并且可以改变RC时间常数的调整单元；设置一个RC乘积时间常数的测试电路，将需要的时间常数与实际电路中的数值进行比较和运算，得到不同的逻辑控制信号来打开或关断可控单元阵列来调整时间常数使之达到需要的数值；设置一逻辑校正电路，该电路将测量得到的RC时间常数与设计需要的数值进行比较。