[发明专利]形成半导体栅极的方法有效
| 申请号： | 02132233.3 | 申请日： | 2002-09-03 |
| 公开（公告）号： | CN1480987A | 公开（公告）日： | 2004-03-10 |
| 发明（设计）人： | 邱宏裕;陈铭祥;曾铕寪 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 王学强 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种形成半导体栅极的方法，于基底上先形成包含一导体层与一顶盖层的堆栈结构。然后，于基底上形成一高密度等离子体介电层并暴露出顶盖层，其中高密度等离子体介电层顶部高于导体层顶部。随后，将顶盖层去除，由于高密度等离子体介电层顶部高于导体层顶部，所以去除顶盖层后会在导体层上形成一个凹陷处。接着，于凹陷处侧壁形成氧化间隙壁，再于基底上沉积另一层覆盖凹陷处的导体层，使其与之前已形成的导体层连结成为半导体器件的栅极。 | ||
| 搜索关键词： | 形成 半导体 栅极 方法 | ||
【主权项】：
1、一种形成半导体栅极的方法，其特征在于：包括：于一基底上形成包含一第一导体层与一顶盖层的堆栈结构；于该基底上形成一高密度等离子体介电层，暴露出该顶盖层，其中该高密度等离子体介电层的顶部高于该第一导体层的顶部；去除该顶盖层，以于该第一导体层上形成一凹陷处；于该凹陷处侧壁形成一氧化间隙壁；于该基底上沉积一第二导体层，覆盖该凹陷处，使该第二导体层与该第一导体层相连结。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02132233.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
